參與教師：
黃俊達、
陳宏明、
李毅郎、
李育民、
江蕙如、
趙家佐、
溫宏斌、
吳凱強
研究方向及特色
針對深次微米時代與物聯網的晶片設計，提出了六大關鍵技術如下：
- 符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術
- 整合性低耗電管理之技術開發
- 角落錯誤之矽除錯
- 應用計算智慧推理處理後深次微米時代電路設計上的可靠度挑戰
- 考慮可製造化、可靠度與良率的繞線系統
- 晶片層級與系統層級之熱分析技術
以上技術用以解決目前晶片設計流程中所遇到的急需解決的問題。本研究群提出之相關解決方案，設計出自動化的工具，並可整合進入目前的設計流程，有效的縮短整體的晶片設計時間。
涵蓋面包括了：可製造性設計 (Design for Manufacturing, DFM)、可確保良率性設計 (Design for Yield, DFT)、可測試性設計 (Design for Test, DFT) 、除錯化設計 (Design for Debug) 以及低功率設計 (Design for Low-Power)等相關領域。
下載本介紹 (PDF)
回上一頁